特許

J-GLOBAL ID：200903035953910229

半導体装置及びその製造方法

発明者： 三宅 保
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-030090
公開番号（公開出願番号）：特開平10-229085
出願日： 1997年02月14日
公開日（公表日）： 1998年08月25日
要約：

【要約】【課題】 CMP研磨時のディッシングによるパッド配線の平坦性の劣化を低減する。また、半導体素子のテストを確実にする。【解決手段】 ダマシン法により半導体素子上に設けられた幅の広い配線、もしくはその上に多層配線構造からなるパッドもしくはTEGのパッドを有する半導体装置もしくは半導体ウエーハにおいて、前記配線もしくは各配線目の平面領域にスリットが設けられている。また、半導体素子上に設けられた配線の上にダマシン法により多層配線構造のパッドを形成する工程を備えた半導体装置の製造方法において、前記ダマシン法におけるCMPを行う前に前記多層配線構造の各配線層の平面領域にスリットを形成する工程と、該平面領域にスリットが形成された状態のものをCMPして平坦化して順次積層する工程を具備したものである。

請求項（抜粋）：

ダマシン法により半導体素子上に設けられた幅の広い配線もしくはその配線の上に多層配線構造からなるパッドを有する半導体装置において、前記配線もしくは多層配線構造の各配線層の平面領域にスリットが設けられていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/304 321

FI (2件)：

H01L 21/88 Z ,  H01L 21/304 321 S

引用特許：

出願人引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-107805   出願人：日本電気株式会社
• 特開昭63-244858
  
• 特開平3-001538