特許
J-GLOBAL ID:200903035958211728

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 小笠原 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2007-134460
公開番号(公開出願番号):特開2008-289086
出願日: 2007年05月21日
公開日(公表日): 2008年11月27日
要約:
【課題】第三者による不正な攻撃によって故障動作を引き起こされた場合でも、故障動作を検出し、回路動作を停止することが可能となるような半導体装置を提供する。【解決手段】複数のフリップフロップを含む信号処理回路を有する半導体装置において、前記信号処理回路は、フリップフロップの入力信号を入力としパリティデータを生成する第1のパリティ生成回路と、前記第1のパリティ生成回路の出力をラッチするための、パリティ格納回路と、フリップフロップの出力信号を入力としパリティデータを生成する第2のパリティ生成回路と、前記パリティ格納回路の出力と第2のパリティ生成回路の出力とを比較し、不一致の場合に異常検出信号を出力するパリティ比較回路を備える。【選択図】図2
請求項(抜粋):
複数のフリップフロップを含む信号処理回路を有する半導体装置であって、 前記信号処理回路は、 前記フリップフロップの入力信号を入力とし、パリティデータを生成する第1のパリティ生成回路と、 前記第1のパリティ生成回路で生成したパリティデータをラッチするための、パリティ格納回路と、 前記フリップフロップの出力信号を入力とし、パリティデータを生成する第2のパリティ生成回路と、 前記パリティ格納回路にラッチしたパリティデータと前記第2のパリティ生成回路で生成したパリティデータとを比較し、不一致の場合に異常検出信号を出力するパリティ比較回路とを備える、半導体装置。
IPC (3件):
H03K 19/00 ,  H03K 19/21 ,  H03K 5/19
FI (3件):
H03K19/00 B ,  H03K19/21 ,  H03K5/19 P
Fターム (30件):
5J039HH07 ,  5J039HH17 ,  5J039KK04 ,  5J039KK20 ,  5J039MM11 ,  5J039NN06 ,  5J042BA14 ,  5J042BA19 ,  5J042CA15 ,  5J042CA18 ,  5J042CA20 ,  5J042DA05 ,  5J056AA03 ,  5J056BB60 ,  5J056CC00 ,  5J056CC09 ,  5J056CC14 ,  5J056GG14 ,  5J056KK01 ,  5J104AA02 ,  5J104AA28 ,  5J104AA43 ,  5J104AA44 ,  5J104EA04 ,  5J104EA08 ,  5J104NA01 ,  5J104NA22 ,  5J104NA27 ,  5J104NA37 ,  5J104NA42
引用特許:
出願人引用 (1件)

前のページに戻る