特許
J-GLOBAL ID：200903026100972578
信号処理回路および信号処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-039608
公開番号（公開出願番号）：特開2006-229485
出願日： 2005年02月16日
公開日（公表日）： 2006年08月31日
要約：
【課題】論理レベルの違いにより処理時の消費電力に差が生じないようにする。【解決手段】 信号処理回路31Aにおいては、入力されたLoまたはHiの信号ビットが、それぞれ、LoまたはHiの1ビットの信号ビットとして処理される。一方、信号処理回路31Bにおいては、入力された信号ビットの極性が反転され、LoまたはHiの信号ビットが、それぞれ、HiまたはLoの1ビットの信号ビットとして処理される。信号処理回路31Aと31Bには論理的にみて同じ処理を行う構成が設けられており、極性が反転した信号ビットを対象として、同じ暗号処理が並行して行われる。本発明は、DESなどのビット操作によって暗号処理を行うICチップに適用することができる。【選択図】図1
請求項（抜粋）：
データの暗号化に関連する処理である暗号関連処理を、論理的にみて同じ処理を行う構成を含む複数の回路により並行して行う信号処理回路であって、
1つの論理ビットが表す2つの論理レベルのうちの一方の論理レベルをHi、他方の論理レベルをLoの信号ビットを用いて表し、暗号関連処理を行う第1の回路と、
前記一方の論理レベルをLo、前記他方の論理レベルをHiの信号ビットを用いて表し、前記第1の回路において行われる暗号関連処理と論理的にみて同じ暗号関連処理を行う第2の回路と
を備えることを特徴とする信号処理回路。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5J104AA41
, 5J104JA03
, 5J104JA21
, 5J104NA39
, 5J104NA42
, 5J104PA07
