特許
J-GLOBAL ID:200903036004289510
半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-148009
公開番号(公開出願番号):特開2000-340796
出願日: 1999年05月27日
公開日(公表日): 2000年12月08日
要約:
【要約】【課題】 層間絶縁膜を介しての電気的な接続部分の信頼性を向上することのできる半導体装置、アクティブマトリクス基板、このアクティブマトリクス基板を用いた電気光学装置、および半導体装置の製造方法を提供すること。【解決手段】 半導体装置において、コンタクトホールを介して電気的な接続を行う際には、上層側層間絶縁膜7には、リンが多くて平坦化という面で優れているボロンリンシリケートガラスを第2の絶縁膜72(ボロン濃度が約約2重量%、リン濃度が約7重量%)として用いるが、その下層側には、この第2の絶縁膜72と比較してボロン濃度が高くてリン濃度の低いボロンリンシリケートガラスからなる薄い第1の絶縁膜71(ボロン濃度が約4〜5重量%、リン濃度が約4〜5重量%)を形成する。この第1の絶縁膜71は、下層側層間絶縁膜4を形成するノンドープのシリケートガラスとの密着性が高く、かつ、エッチング速度が遅いので、コンタクトホール8を形成するときに、下層側層間絶縁膜4との界面でエッチングが進まない。
請求項(抜粋):
導電領域と、該導電領域の表面に形成された下層側層間絶縁膜と、該下層側層間絶縁膜の上に形成された上層側層間絶縁膜と、該上層側層間絶縁膜および前記下層側層間絶縁膜に形成されたコンタクトホールを介して、前記上層側層間絶縁膜の上に形成された電極が前記導電領域に電気的に接続する半導体装置において、前記上層側絶縁膜は、少なくとも、前記下層側層間絶縁膜の上に形成された第1の絶縁膜と、該第1の絶縁膜の上に形成されたボロンリンシリケートガラスからなる第2の絶縁膜とを備え、前記第1の絶縁膜は、前記第2の絶縁膜よりも薄くて該第2の絶縁膜を形成するボロンリンシリケートガラスよりもエッチング速度が遅いドープトシリケートガラスであることを特徴とする半導体装置。
IPC (2件):
H01L 29/786
, G02F 1/1365
FI (2件):
H01L 29/78 619 A
, G02F 1/136 500
Fターム (73件):
2H092GA24
, 2H092GA29
, 2H092HA15
, 2H092JA24
, 2H092JA34
, 2H092JA46
, 2H092JB22
, 2H092JB51
, 2H092JB58
, 2H092JB69
, 2H092KB25
, 2H092MA07
, 2H092MA13
, 2H092MA18
, 2H092MA19
, 2H092MA27
, 2H092MA29
, 2H092MA41
, 2H092NA15
, 2H092NA17
, 2H092NA25
, 2H092PA01
, 2H092PA08
, 2H092RA05
, 5F110AA03
, 5F110AA17
, 5F110AA18
, 5F110BB01
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD06
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD24
, 5F110FF02
, 5F110FF03
, 5F110FF23
, 5F110GG02
, 5F110GG13
, 5F110GG24
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG47
, 5F110GG52
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL05
, 5F110HL07
, 5F110HL23
, 5F110HM14
, 5F110HM15
, 5F110HM17
, 5F110HM18
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN35
, 5F110NN44
, 5F110NN46
, 5F110NN72
, 5F110PP10
, 5F110PP33
, 5F110QQ05
, 5F110QQ11
, 5F110QQ19
, 5F110QQ30
引用特許: