特許
J-GLOBAL ID：200903036019196453

レベルシフタ、半導体集積回路及び情報処理システム

発明者：
青木 淳一

青木 淳一 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願2002-191518
公開番号（公開出願番号）：特開2004-040262
出願日： 2002年06月28日
公開日（公表日）： 2004年02月05日
要約：
【課題】高い動作周波数で正常に低消費電力動作するレベルシフタを提供する。【解決手段】レベルシフタは、各ソースに電源電圧VDDが印加され、各ドレインが相手方のゲートに接続されたトランジスタMP3,MP4と、各ゲートに信号SIN,SINBが印加され、各ドレインがトランジスタMP3,MP4のドレインに接続され、そのソースが接地されたトランジスタMN3,MN4を有する第1レベルシフタ1と、各ソースが接地され、各ドレインが相手方のゲートに接続されたトランジスタMN5,MN6と、各ソースに電源電圧VDDが印加され、各ゲートに信号SIN,SINBが印加され、各ドレインがトランジスタMN5,MN6のドレインに接続されたトランジスタMP5,MP6とを有する第2レベルシフタ2とを備え、トランジスタMP3,MN5のドレイン同士を接続し、トランジスタMP4,MN6のドレイン同士を接続して構成される。【選択図】 図1
請求項（抜粋）：
入力信号が印加される入力端子に制御端子が接続され、第1の電源ラインと第1のノードとの間に接続された一導電型の第1のトランジスタと、 前記第1のノードと第2の電源ラインとの間に接続され、制御端子が出力端子に接続された第二導電型の第2のトランジスタと、 前記入力端子と第2のノードとの間に接続されたインバータと、 前記第1の電源ラインと前記出力端子との間に接続され、制御端子が前記第2のノードに接続された前記一導電型の第3のトランジスタと、 前記第2の電源ラインと前記出力端子との間に接続され、制御端子が前記第1のノードに接続された前記第二導電型の第4のトランジスタと、 前記第2の電源ラインと前記第1のノードとの間に接続され、制御端子が前記入力端子に接続された前記第二導電型の第5のトランジスタとを備えることを特徴とするレベルシフタ。
IPC (1件)：
H03K19/0185
FI (1件)：
H03K19/00 101E
Fターム (10件)：
5J056AA00 ,  5J056AA32 ,  5J056BB02 ,  5J056BB17 ,  5J056CC21 ,  5J056DD29 ,  5J056EE15 ,  5J056FF08 ,  5J056GG09 ,  5J056KK01
引用特許：
審査官引用 (3件)
  • 単相入力レベル変換回路
    公報種別：公開公報   出願番号：特願平4-338122   出願人：ソニー株式会社
  • 特開昭59-216328
  • レベル変換回路
    公報種別：公開公報   出願番号：特願平11-047063   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM