特許

J-GLOBAL ID：200903036024929728

接合式SOI半導体装置及びその製造方法

発明者： 杉坂 貴是 ,  三浦 昭二 ,  榊原 利夫
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-296894
公開番号（公開出願番号）：特開平7-153835
出願日： 1993年11月26日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】トレンチ分離接合式SOI半導体装置において、工程増加を抑止しつつ半導体基板の反りを低減する。【構成】本発明の製造方法では、非接合主面に外部絶縁膜5を有する半導体基板1と半導体層3とを内部絶縁膜2を挟んで接合してなる接合基板において、半導体層3にトレンチを形成するためのマスクとしての窒化シリコン膜を形成した後、外部絶縁膜5上に付着した窒化シリコン膜を除去する。このようにすれば、硬い窒化シリコン膜と半導体基板1との熱膨張率の差による半導体基板1の反りを防止することができる。本発明の接合式SOI半導体装置では、内部絶縁膜2と同素材にて同厚、同密度の外部絶縁膜5が、半導体基板1の非接合主面(裏面)に成膜される。このようにすれば、半導体基板1の反りを防止できる。

請求項（抜粋）：

非接合主面に外部絶縁膜を有する基台用の半導体基板と素子形成用の半導体層とを内部絶縁膜を挟んで接合した後、前記半導体層の表面にトレンチ形成用マスクとしての窒化シリコン膜を形成し、前記窒化シリコン膜形成時に前記外部絶縁膜上に付着した窒化シリコン膜を除去し、前記半導体層上の前記窒化シリコン膜をマスクとして前記半導体層をトレンチし、トレンチにポリシリコンを埋設して誘電体分離構造の島状半導体領域を形成することを特徴とする接合式SOI半導体装置の製造方法。

IPC (3件)：

H01L 21/762 ,  H01L 21/76 ,  H01L 27/12

FI (2件)：

H01L 21/76 D ,  H01L 21/76 L

引用特許：

審査官引用 (1件)

• 半導体基板とその製造方法
  公報種別：公開公報   出願番号：特願平5-192853   出願人：株式会社東芝