特許

J-GLOBAL ID：200903036123689216

基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置

発明者： ヴィルツ,グスタフ
出願人/特許権者： アルファセム・アクチェンゲゼルシャフト
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-592863
公開番号（公開出願番号）：特表2002-534799
出願日： 1999年12月22日
公開日（公表日）： 2002年10月15日
要約：

【要約】【解決手段】 基板(2)上では、幾つかの構成部品(1)が一つのグループ(4)として配置される。引き続いて、グループ全体が、ツール(3)の援助により、同時に加圧力及び/又は熱処理を被る。これにより、当該ツールは、基板レスト(8)に抗して加圧される。一つのグループの個々の構成部品上への均一な接触力を達成するため、各構成要素に対して、別々のプランジャー(7)が用意される。これらのプランジャーは、ツール(3)内で、ツール(3)の移動方向に変位可能に取り付けられる。

請求項（抜粋）：

基板(2)上に配列された構成部品(1)、特に半導体チップを加工処理するため、該構成部品は、適切に接着剤が使用された基板上に配置され、ツール(3)により当接され、加圧力及び/又は加熱処理を受け、これによって該構成部品を該基板に永久的に接続するため方法であって、 前記基板上には、幾つかの構成部品が互いの後に配置され、又は、互いと共に一つのグループ(4)をなし、次に、該グループ全体が、同時に加圧力及び/加熱処理を受けることを特徴とする、前記方法。

IPC (2件)：

H01L 21/52 ,  H05K 3/32

FI (3件)：

H01L 21/52 C ,  H01L 21/52 F ,  H05K 3/32 B

Fターム (18件)：

5E319AA03 ,  5E319AB06 ,  5E319AC03 ,  5E319CC12 ,  5E319CD04 ,  5E319CD35 ,  5E319GG15 ,  5F047AA17 ,  5F047BA00 ,  5F047BA21 ,  5F047BB03 ,  5F047FA08 ,  5F047FA09 ,  5F047FA18 ,  5F047FA25 ,  5F047FA47 ,  5F047FA52 ,  5F047FA56

引用特許：

審査官引用 (1件)

• 素子実装方法および装置
  公報種別：公開公報   出願番号：特願平5-084864   出願人：セイコーエプソン株式会社