特許
J-GLOBAL ID:200903036220191516
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
小笠原 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2006-320425
公開番号(公開出願番号):特開2008-135117
出願日: 2006年11月28日
公開日(公表日): 2008年06月12日
要約:
【課題】メモリを搭載し、メモリの自己テストを実行可能な1チップ型半導体装置において、相異なる仕様を持つ複数のメモリを搭載する場合でも、テスト結果出力端子を1つで済ますことができる半導体装置の提供。【解決手段】互いに異なる仕様を持つ複数のメモリ41〜44の各々に対応して複数のテスト回路51〜54を設ける。複数のテスト回路51〜54のテスト結果信号21〜24の中から一のテスト結果を選択する論理回路を設ける。これにより、1つの外部出力端子のみで各メモリのテスト結果を外部へ出力することができる。【選択図】図1
請求項(抜粋):
メモリを搭載し、前記メモリの自己テストを実行可能な1チップ型半導体装置であって、
複数個のメモリと、
前記複数個のメモリのテストをそれぞれ行う複数個の自己テスト回路と、
前記複数個の自己テスト回路と接続され、前記複数個の自己テスト回路で得られた複数のテスト結果の中から一のメモリについてのテスト結果を選択し、そのテスト結果を出力する選択回路と、を備える半導体装置。
IPC (3件):
G11C 29/12
, G01R 31/28
, G11C 29/44
FI (4件):
G11C29/00 671B
, G01R31/28 B
, G01R31/28 V
, G11C29/00 655D
Fターム (14件):
2G132AA08
, 2G132AB01
, 2G132AK07
, 2G132AK13
, 2G132AK15
, 2G132AK20
, 2G132AK29
, 2G132AL05
, 2G132AL09
, 2G132AL11
, 5L106AA01
, 5L106AA02
, 5L106DD26
, 5L106GG02
引用特許:
前のページに戻る