特許
J-GLOBAL ID:200903036225705780

レギュレータ内蔵半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平8-307894
公開番号(公開出願番号):特開平10-150152
出願日: 1996年11月19日
公開日(公表日): 1998年06月02日
要約:
【要約】【課題】 低電圧・低消費電流モードと高電圧・高速動作モードという異なる環境で使用できるレギュレータ内蔵半導体集積回路を提供し、内部回路の共有化を図る。【解決手段】 外部電源電圧を降圧して内部回路(14)に供給するレギュレータ(12)を内蔵した半導体集積回路(1)において、レギュレータ(12)をON/OFFするON/OFF制御信号を入力する外部制御端子(16)と、前記ON/OFF制御信号によって前記レギュレータをON/OFFする制御手段(16,125〜128)と、前記レギュレータがOFFのときに外部電源電圧を前記内部回路に直接供給する外部電源接続端子(15)とを設けた。
請求項(抜粋):
外部電源電圧を降圧して内部回路に供給するレギュレータを内蔵した半導体集積回路において、前記レギュレータをON/OFFするON/OFF制御信号を入力する外部制御端子と、前記ON/OFF制御信号に基づいて前記レギュレータをON/OFFする制御手段と、前記レギュレータがOFFのときに外部電源電圧を前記内部回路に直接供給する外部電源接続端子とを備えたことを特徴とするレギュレータ内蔵半導体集積回路。
IPC (3件):
H01L 27/04 ,  H01L 21/822 ,  G05F 1/56 310
FI (2件):
H01L 27/04 B ,  G05F 1/56 310 L
引用特許:
審査官引用 (4件)
  • 半導体メモリ回路
    公報種別:公開公報   出願番号:特願平3-235259   出願人:日本電気株式会社
  • ボルテージ・レギュレータ
    公報種別:公開公報   出願番号:特願平7-074214   出願人:セイコー電子工業株式会社
  • 特開平4-340112
全件表示

前のページに戻る