特許

J-GLOBAL ID：200903036402369981

半導体集積回路装置

発明者： 古木 勉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-198533
公開番号（公開出願番号）：特開2000-031286
出願日： 1998年07月14日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 複数個の単位セルを配列した集積回路において、隣接配置した単位セル間での微小対向間領域を無くして半導体集積回路装置の高集積化を実現するとともに、隣接配置した単位セル内の各トランジスタの特性劣化を防止する。【解決手段】 X方向及びY方向の境界ラインLX,LYで区画される領域内に少なくとも一導電型のウェル領域WNを有し、かつ前記ウェル領域内に同一導電型のウェルコンタクト領域WCANを配置した単位セルC4〜C8を備え、隣接する各単位セルの境界ラインLYが互いに重なるようにX方向(又はY方向)に配列した構成とされ、かつ前記ウェルコンタクト領域WCANは前記配列方向に隣接する単位セルの境界ラインLYに接した状態で形成される。隣接する単位セルの各ウェルコンタクト領域WCAN間に微小対向間領域が生成されることがなく、単位セルのX方向の配列寸法を低減し、高集積化が実現できる。また、フォトレジスト工程におけるフォトレジスト膜の倒れが生じることもなく、高精度な領域を有するトランジスタの形成が可能となる。

請求項（抜粋）：

X方向及びY方向の境界ラインで区画される領域内に少なくとも一導電型の半導体領域を有し、かつ前記半導体領域内に同一導電型の半導体コンタクト領域を配置した単位セルを備え、前記単位セルとこれに隣接する単位セルの境界ラインが互いに重なるようにX方向及びY方向の少なくとも一方に配列した半導体集積回路装置において、前記半導体コンタクト領域は前記配列方向に隣接する単位セルの境界ラインに接した状態で形成されていることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/82 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 21/82 B ,  H01L 27/08 321 J

Fターム (14件)：

5F048AC03 ,  5F048BE03 ,  5F048BF17 ,  5F064CC12 ,  5F064DD02 ,  5F064DD05 ,  5F064DD07 ,  5F064DD13 ,  5F064DD18 ,  5F064DD22 ,  5F064EE17 ,  5F064EE27 ,  5F064EE52 ,  5F064EE60

引用特許：

審査官引用 (2件)

• 特開平4-098876
  
• 多層金属論理アレイ
  公報種別：公開公報   出願番号：特願平6-199973   出願人：アスペックテクノロジーインコーポレイテッド