特許

J-GLOBAL ID：200903036502298801

半導体装置

発明者： 成田 薫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-243847
公開番号（公開出願番号）：特開平11-087631
出願日： 1997年09月09日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 最小限のパターン面積の回路構成によって、出力トランジスタや内部回路を静電破壊現象から保護できるようにする。【解決手段】 外部回路に接続するための金属端子である入出力端子11と内部回路へ接続する配線101の抵抗13との間に、入出力信号の電位を制御する出力トランジスタ12が、寄生抵抗103を介して備えられている。加えて、内部回路や出力トランジスタ12をサージ電流から保護するために、放電パスを形成する保護トランジスタ14,および,トリガーダイオード15が、寄生抵抗102を介して入出力端子11に接続している。

請求項（抜粋）：

MIS型電界効果トランジスタを有する被保護回路の入力端子に、バイポーラ形の保護トランジスタと、前記入力端子に過電圧が加わった際、前記MIS型電界効果トランジスタよりも先に前記保護トランジスタが動作するように前記保護トランジスタをトリガーするゲートコントロールダイオードとを接続したことを特徴とする半導体装置。

IPC (2件)：

H01L 27/06 ,  H01L 29/78

FI (2件)：

H01L 27/06 311 C ,  H01L 29/78 301 K

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-333919   出願人：日本電気株式会社