不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2001-362313
公開番号（公開出願番号）：特開2002-367367
出願日： 2001年11月28日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】電源供給電圧が変動しても安定的な動作を行い且つ、昇圧発生のためのレイアウト面積を小さくすることでチップコストを減らせるようにした不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法を提供する。【解決手段】チップイネーブル信号が活性化されたアクティブ区間の間、電圧昇圧調整信号を受けて、電源電圧が臨界電圧以下であるか、以上であるかを感知する供給電圧感知部と、供給電圧感知部と電圧昇圧調整信号を論理演算する第1演算部と、第1演算部の信号を受けて、電圧昇圧調整信号のスタートエッジとエンドエッジのみをそれぞれ遅延させ、第1,第2昇圧制御信号を出力する第1,第2信号出力部と、電源電圧が臨界電圧以下であるとき、アドレスデコーダーの活性化信号と第1,第2昇圧制御信号を入力され、電源電圧より昇圧した電圧を発生させる電圧発生回路とを含むことを特徴とする。

請求項（抜粋）：

チップイネーブル信号が活性化されたアクティブ区間の間、電圧昇圧調整信号を受けて、電源電圧が臨界電圧以下であるか、以上であるかを感知する供給電圧感知部と、前記供給電圧感知部と前記電圧昇圧調整信号を論理演算する第1演算部と、前記第1演算部の信号を受けて、前記電圧昇圧調整信号のスタートエッジを遅延させた第1昇圧制御信号と、エンドエッジを遅延させた第2昇圧制御信号を出力する第1,第2信号出力部と、前記電源電圧が臨界電圧以下であるとき、アドレスデコーダーの活性化信号と前記第1,第2昇圧制御信号を入力され、前記電源電圧より昇圧した電圧を発生させる強誘電体キャパシタを備えた電圧発生回路とを含むことを特徴とする不揮発性強誘電体メモリ装置の昇圧発生回路。

IPC (4件)：

G11C 11/22 501 , G11C 11/22 , H01L 21/822 , H01L 27/04

FI (4件)：

G11C 11/22 501 D , G11C 11/22 501 K , G11C 11/22 501 L , H01L 27/04 G

Fターム (3件)：

5F038BG03 , 5F038DF05 , 5F038EZ20

引用特許：

審査官引用 (4件)

半導体装置における電源電圧検出装置および半導体装置
公報種別：公開公報出願番号：特願平7-156688 出願人：ソニー株式会社
強誘電体記憶装置
公報種別：公開公報出願番号：特願平7-068449 出願人：ソニー株式会社
ワードライン駆動回路
公報種別：公開公報出願番号：特願平9-091780 出願人：タウンゼンドアンドタウンゼンドアンドクルー

全件表示

前のページに戻る