特許
J-GLOBAL ID：200903036722882326
半導体装置のキャパシタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-332728
公開番号（公開出願番号）：特開平10-173155
出願日： 1997年12月03日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 下部電極の電気的特性が優れ、正確なパターンを形成できる半導体装置のキャパシタ及びその製造方法を提供する。【解決手段】 本発明の半導体装置のキャパシタは、下部電極の構造を3層構造とし、最下層をRu層、中間層をRu酸化物、最上層をPtとした。したがって、Ptをごく薄くできるので、加工性が良くなり、しかもPtが誘電膜と接しているので漏洩電流を防ぐことができる。
請求項（抜粋）：
基板と、前記基板上に形成させたコンタクトホールを有する絶縁膜と、前記コンタクトホール内に形成されるプラグと、前記絶縁膜上のプラグを形成させた箇所に形成させた第1導電層と、電導性酸化膜と、白金からなる第2導電層との3層構造とされた下部電極と、前記下部電極を含む全面に形成される誘電体層と、前記誘電体層上の上部電極と、を備えることを特徴とする半導体装置のキャパシタ。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 621 B
, H01L 27/10 651
