半導体メモリ素子の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：梅田勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-062545
公開番号（公開出願番号）：特開平9-260600
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】拡散バリア層の酸化により、拡散バリア層と下部電極とにおける剥離が生じる。【解決手段】ポリシリコンプラグ7上にチタン膜8及びチタン窒化膜9を順次形成する。次に、窒化チタン膜9を酸化し、窒化チタンを酸化した膜10を形成する。その後、下部電極11、PZT膜12を形成する。

請求項（抜粋）：

高誘電体膜または強誘電体膜を有するキャパシタと、該キャパシタの下部電極と導電性プラグにより接続されたトランジスタとを備えた半導体メモリ素子の製造方法において、上記プラグ上に金属窒化酸化物からなる導電性の拡散バリア層を形成した後、上記下部電極を形成することを特徴とする、半導体メモリ素子の製造方法。

IPC (5件)：

H01L 27/108 , H01L 21/8242 , H01L 21/28 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 27/10 651 , H01L 21/28 A , H01L 27/04 C

引用特許：

審査官引用 (7件)

全件表示

前のページに戻る