特許

J-GLOBAL ID：200903036748975462

半導体装置

発明者： 高橋 寿史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-138584
公開番号（公開出願番号）：特開平9-321152
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 SRAMセルのレイアウトの対称性を向上し、メモリセルの安定性を増加させ低電圧動作を可能とし、半導体装置を低消費電力化する。【解決手段】 ドライバトランジスタTd1、Td2をワード線WL1、WL2に対し斜めに配置し、ドライバトランジスタTd1、Td2のチャネル方向がトランスファトランジスタTa1、Ta2のチャネル方向に対して斜めに配置し、且つドライバトランジスタTd1、Td2およびトランスファトランジスタTa1、Ta2のゲートはソース、ドレインに対して垂直に配置する。

請求項（抜粋）：

ドライバトランジスタ、トランスファトランジスタおよび負荷素子を有するメモリセルを有する半導体装置において、前記ドライバトランジスタのチャネル方向が前記トランスファトランジスタのチャネル方向に対して斜めに配置され、前記ドライバトランジスタおよび前記トランスファトランジスタのゲート電極はソース領域及びドレイン領域に対して垂直に配置されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/8244 ,  H01L 27/11

引用特許：

審査官引用 (1件)

• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平6-233465   出願人：三洋電機株式会社