特許
J-GLOBAL ID:200903036754486104

サブマウント装置および半導体装置ならびにそれらの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平8-071899
公開番号(公開出願番号):特開平9-260539
出願日: 1996年03月27日
公開日(公表日): 1997年10月03日
要約:
【要約】【課題】 電子素子を形成し、しかも放熱性を高め、実装するチップ素子の温度上昇を少なく抑える。【解決手段】 シリコン半導体基板1のチップ素子取付面におけるチップ素子取付位置以外の部分に電子素子5を形成し、シリコン半導体基板1のチップ素子取付面と反対側の面におけるシリコン半導体基板1のチップ素子取付位置に対向する位置に設けた凹部16の中にシリコン半導体基板1より熱伝導率の高い高熱伝導率物質2を隙間なく充填する。
請求項(抜粋):
基板のチップ素子取付面と反対側の面における前記基板のチップ素子取付位置に対向する位置に設けた凹部の中に前記基板より熱伝導率の高い高熱伝導率物質を充填したことを特徴とするサブマウント装置。
IPC (4件):
H01L 23/12 ,  H01L 23/14 ,  H01L 23/36 ,  H01S 3/18
FI (5件):
H01L 23/12 J ,  H01S 3/18 ,  H01L 23/12 F ,  H01L 23/14 S ,  H01L 23/36 C
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る