特許
J-GLOBAL ID：200903036782060880
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-088449
公開番号（公開出願番号）：特開平7-297274
出願日： 1994年04月26日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】 研磨圧力の集中を緩和して半導体基板の削れを生じることない埋め込み型素子分離領域の形成方法を提供することである。【構成】 半導体基板11上に形成された溝部15を第2のシリコン酸化膜16により埋め込む。半導体基板11の素子領域には研磨時のストッパ-膜となる第1の多結晶シリコン膜13が形成されており、同様に素子分離領域にも選択的に第2の多結晶シリコン膜17が形成される。その後、全面に第3のシリコン酸化膜18を堆積し、第2のシリコン酸化膜16の凹凸形状を緩和させる。次に、研磨が行われる。
請求項（抜粋）：
半導体基板上に第1の被膜を形成する工程と、上記第1の被膜と上記半導体基板とを選択的にエッチングして、上記半導体基板に溝部を形成する工程と、上記溝部を埋め込むように上記第1の被膜上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜上に選択的に第2の被膜を形成する工程と、少なくとも上記第2の被膜上に第2の絶縁膜を形成する工程と、上記第2の絶縁膜及び上記第1の絶縁膜を上記第1の被膜及び上記第2の被膜が露出するまで研磨する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/76
, H01L 21/304 321
