特許

J-GLOBAL ID：200903036791460409

半導体記憶装置

発明者： 遠藤 哲郎 ,  大内 和則 ,  作井 康司 ,  田中 智晴
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-207767
公開番号（公開出願番号）：特開平8-077785
出願日： 1994年08月31日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】 本発明はしきい値変動の検知と救済の動作を有する半導体記憶装置を提供する。【構成】 第一の電圧よりも高い第二の電圧をワード線に印加し、セルデータを読みだし、第一の電圧をワード線に印加して読み出したセルデータとを比較する。次に第一の電圧よりも低い第三の電圧をワード線に印加し、セルデータを読みだし、第一の電圧をワード線に印加して読み出したセルデータとを比較する。これらのデータが同一の場合は正常の範囲に設定されていると判断し、一方これらのデータが異なる場合は、データー破壊はしていないが、十分しきい値変動していると検知し、各セルの元のしきい値に戻すようにデータを再書き込みを行う動作を具備している。

請求項（抜粋）：

半導体層上にメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルアレイ中の任意の複数のメモリセル、もしくは、前記メモリセルアレイ中の少なくとも同一ワード線につながる複数個のメモリセルのしきい値を検知するしきい値ベリファイ手段を備えた半導体記憶装置において、前記複数のメモリセルの内少なくとも1個以上のセルのしきい値が変動していることを前記しきい値ベリファイ手段が検知した場合、少なくともしきい値が変動している前記セルに対して再書き込みを行う動作を具備する事を特徴とする半導体記憶装置。

IPC (5件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 309 F ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 特開昭62-128096