特許
J-GLOBAL ID：200903036872071210

電力変換器のスナバ回路

発明者：
小澤 寛之

小澤 寛之 について

, 
堀江 哲

堀江 哲 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-209227
公開番号（公開出願番号）：特開平10-042573
出願日： 1996年07月19日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 デルタ形のスナバ回路の構成部品を可能な限り、省略または統合して、小形かつ経済的な構成とすると共に、組立作業を容易化し、より効果的なスナバリングを実行するに好適な電力変換器のスナバ回路を提供することにある。【解決手段】 自己消弧形半導体スイッチング素子11,12の直列体の両端に接続した第1及び第2のスナバ抵抗器31,32と、第1と第2のスナバ抵抗器間に接続した第1、第2の容量性素子41,42の直列体と、第1と第2の容量性素子の直列体と並列に接続した第3の容量性素子43からなり、自己消弧形半導体スイッチング素子の直列体の中点と第1、第2の容量性素子の直列体の中点を接続し、前記3つの容量性素子をデルタ形に結線すると共に、前記各抵抗器の値を適切に設定して前記半導体スイッチング素子が電流をオフする際の前記半導体スイッチング素子に印加される電圧を抑制する。
請求項（抜粋）：
自己消弧形半導体スイッチング素子の直列体の両端に接続した第1及び第2のスナバ抵抗器と、前記第1と第2のスナバ抵抗器間に接続した第1、第2の容量性素子の直列体と、前記第1と第2の容量性素子の直列体と並列に接続した第3の容量性素子からなり、前記半導体スイッチング素子の直列体の中点と前記第1、第2の容量性素子の直列体の中点を接続し、前記3つの容量性素子をデルタ形に結線すると共に、前記各スナバ抵抗器の値を適切に設定して前記半導体スイッチング素子が電流をオフする際の前記半導体スイッチング素子に印加される電圧を抑制することを特徴とする電力変換器のスナバ回路。
IPC (3件)：
H02M 7/48 ,  H02M 1/00 ,  H02M 7/5387
FI (3件)：
H02M 7/48 M ,  H02M 1/00 E ,  H02M 7/5387 Z
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM