特許
J-GLOBAL ID：200903036965224793
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-285676
公開番号（公開出願番号）：特開平10-135266
出願日： 1996年10月28日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 基板への実装位置の確認精度を向上させることのできる半導体装置及びその製造方法を提供する。【解決手段】 表面に回路パターン3が形成された半導体装置10において、表面の回路パターン3の所定部分の位置に対して相対位置を明確にした目印部4を裏面に形成した。目印部4は、両面マスクアライナーを用い、マスキングし、酸化膜2や窒化膜5をエッチングしたり、シリコン1自体を異方性エッチングすることにより、半導体装置10の裏面側に形成する。
請求項（抜粋）：
表面に回路パターンが形成された半導体装置において、表面の回路パターンの所定部分の位置に対して相対位置を明確にした目印部を裏面に形成したことを特徴とする半導体装置。
引用特許：
前のページに戻る
