特許

J-GLOBAL ID：200903037181825797

フィルタ回路

発明者： 寿 国梁 ,  秦 暁凌 ,  本橋 一則 ,  山本 誠 ,  高取 直
出願人/特許権者： 株式会社鷹山
代理人 (1件)： 高橋 英生
公報種別：公開公報
出願番号（国際出願番号）：特願平9-079213
公開番号（公開出願番号）：特開平10-256873
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 アナログ型演算回路を使用したフィルタ回路において残留電荷による演算精度の劣化を防止する。【解決手段】 入力アナログ信号は各サンプルホールド回路H1〜H16により順次サンプルホールドされ、シフトレジスタSRに格納されている係数と乗算器M1〜M16において乗算され、加算回路ADDにおいて加算される。シフトレジスタSRに格納された係数をシフトすることにより、サンプルデータの転送誤差の蓄積が防止される。各サンプルホールド回路H1〜H16および各乗算回路M1〜M16はアナログ型演算回路により構成されており、残留電荷を解消するためのスイッチを内蔵している。サンプルホールド回路Hsおよび乗算回路Msにより、前記サンプルホールド回路H1〜H16および乗算回路M1〜M16の機能を代替して、そのときに前記サンプルホールド回路H1〜H16および乗算回路M1〜M16を順次リフレッシュする。加算回路ADDは2重系とされており、同様にリフレッシュされる。

請求項（抜粋）：

入力されるアナログ信号を順次サンプルホールドする複数のサンプルホールド回路と、各段に係数データが格納された巡回型シフトレジスタと、前記複数のサンプルホールド回路からの出力信号と前記巡回型シフトレジスタからの係数データとの乗算を行うアナログ型の複数の乗算回路と、前記各乗算回路の出力の総和を算出するアナログ型の加算回路とを有するフィルタ回路であって、前記複数のサンプルホールド回路、前記複数の乗算回路および前記加算回路は、残留電荷による電圧オフセットを解消させるためのリフレッシュ手段を有することを特徴とするフィルタ回路。

IPC (3件)：

H03H 15/02 ,  H03H 17/02 601 ,  H03H 19/00

FI (3件)：

H03H 15/02 ,  H03H 17/02 601 Z ,  H03H 19/00

引用特許：

出願人引用 (3件)

• フィルタ回路
  公報種別：公開公報   出願番号：特願平4-337987   出願人：株式会社鷹山, シャープ株式会社
• バンドパスフィルタ回路
  公報種別：公開公報   出願番号：特願平7-152796   出願人：新日本無線株式会社
• 特公昭63-007686
  

審査官引用 (3件)

• フィルタ回路
  公報種別：公開公報   出願番号：特願平4-337987   出願人：株式会社鷹山, シャープ株式会社
• バンドパスフィルタ回路
  公報種別：公開公報   出願番号：特願平7-152796   出願人：新日本無線株式会社
• 特公昭63-007686