特許
J-GLOBAL ID：200903037375179497
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-369240
公開番号（公開出願番号）：特開2005-136084
出願日： 2003年10月29日
公開日（公表日）： 2005年05月26日
要約：
【課題】 製造プロセスの整合を図ることを可能としつつ、耐圧の異なる電界効果型トランジスタを同一基板上に形成する。【解決手段】 ゲート電極3a上の絶縁膜5の膜厚をゲート電極3b上の絶縁膜5の膜厚よりも薄くしてから、ゲート電極3a、3bの側壁にサイドウォールスペーサ6a、6bをそれぞれ形成することにより、ゲート電極3aの側壁のサイドウォールスペーサ6aの幅を、ゲート電極3bの側壁のサイドウォールスペーサ6bの幅よりも小さくする。【選択図】 図1
請求項（抜粋）：
ゲート電極に側壁に形成されたサイドウォールスペーサの幅を異ならせることにより、耐圧の異なる電界効果型トランジスタが半導体基板上に形成されていることを特徴とする半導体装置。
IPC (2件)：
FI (1件)：
Fターム (7件)：
5F048AA05
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BC06
, 5F048BC18
, 5F048DA24
