特許

J-GLOBAL ID：200903037435014824

データ処理装置,方法およびプログラム

発明者： 深津 琢也
出願人/特許権者： 中部日本電気ソフトウェア株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-188400
公開番号（公開出願番号）：特開2003-006176
出願日： 2001年06月21日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 サブシステム異常終了時の再処理およびサブシステムの個別実行が容易なデータ処理装置,方法およびプログラムを提供する。【解決手段】 サブシステム実行部11は、複数のサブシステムを順次実行する。各サブシステム(例えば、サブシステムA)は、サブシステムAで更新するデータファイルA21の保存ファイルA41への保存、プログラムA111の実行、インタフェースファイルA31の更新状態フラグの変更、の3ステップより成る。プログラムA111は、インタフェースファイルA31とインタフェースファイルB32の更新状態フラグに基づきデータファイルA21に対する更新動作を制御する。

請求項（抜粋）：

複数のサブシステムを順次実行してデータを処理するデータ処理装置であって、複数のサブシステムを順次実行するサブシステム実行部と、前記サブシステム対応に存在し前記サブシステム間でデータを連携するデータファイルの更新状態を管理するインタフェースフラグとを備え、前記サブシステム実行部は前記インタフェースフラグに基づいて前記データファイルへの出力を制御することを特徴とするデータ処理装置。

IPC (5件)：

G06F 15/177 678 ,  G06F 12/00 518 ,  G06F 12/00 531 ,  G06F 12/16 310 ,  G06F 15/00 310

FI (5件)：

G06F 15/177 678 A ,  G06F 12/00 518 A ,  G06F 12/00 531 Z ,  G06F 12/16 310 A ,  G06F 15/00 310 T

Fターム (15件)：

5B018GA04 ,  5B018HA26 ,  5B018KA12 ,  5B018MA12 ,  5B045DD15 ,  5B045GG01 ,  5B045JJ32 ,  5B082DE06 ,  5B082GA14 ,  5B082GA20 ,  5B082GB00 ,  5B085BA01 ,  5B085BC03 ,  5B085BE03 ,  5B085BG04

引用特許：

審査官引用 (1件)

• デュアルポートRAMのアクセス制御方法
  公報種別：公開公報   出願番号：特願平4-046797   出願人：富士電機株式会社