スタティック型メモリ

発明者： ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-190457
公開番号（公開出願番号）：特開平9-045081
出願日： 1995年07月26日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】マルチポート型のSRAMセルのデータ保持特性としてメガネ特性を確保しつつ、データ書込み特性の容易性を向上させる。【解決手段】記憶回路部10の一対の記憶ノードNa、Nbに各一端が接続された複数ポート用のデータ転送回路部を備えたマルチポート型のSRAMセル1と、各ポート別のデータ転送回路部の各他端に接続された複数ポート用のビット線BLi、/BLiと、SRAMセルの記憶回路部に各対応して高レベル側電源電圧および低レベル側電源電圧を供給する第1の電源線11および第2の電源線12と、SRAMセルへのデータ書込みに際してビット線対のデータが一対の記憶ノードに書込まれるまでの所定期間は第1の電源線または第2の電源線に対する電源電圧の供給を禁止してハイインピーダンス状態にし、所定期間後は電源電圧を供給する制御回路とを具備する。

請求項（抜粋）：

2つのMOSインバータ回路の互いの入出力端が交差接続されてなる1つの記憶回路部および前記記憶回路部の一対の記憶ノードにそれぞれ複数個のトランスファゲート用トランジスタの各一端が接続されてなる複数ポート用の複数対のデータ転送回路部を備えたマルチポート型のスタティック型のメモリセルと、前記各ポート別の一対のデータ転送回路部の各他端に接続された複数ポート用の複数対のビット線と、前記各ポート別の一対のデータ転送回路部の制御端に共通に接続された複数ポート用のセル選択線と、前記スタティック型メモリセルの記憶回路部にそれぞれ接続され、それぞれ対応して高レベル側電源電圧を供給する第1の電源線および低レベル側電源電圧を供給する第2の電源線と、前記スタティック型メモリセルからのデータ読み出し時には前記第1の電源線および第2の電源線にそれぞれ対応して高レベル側電源電圧および低レベル側電源電圧を供給し、前記スタティック型メモリセルに対するデータの書込みに際して前記ビット線対のデータが前記一対の記憶ノードに書込まれるまでの所定期間は前記第1の電源線または第2の電源線に対する電源電圧の供給を禁止してハイインピーダンス状態にする電源供給制御回路とを具備することを特徴とするスタティック型メモリ。

引用特許：

審査官引用 (3件)

特開昭55-064686
特開昭60-236187
スタティックRAM
公報種別：公開公報出願番号：特願平5-289209 出願人：富士通株式会社

前のページに戻る