特許
J-GLOBAL ID：200903037479466382

データ駆動回路及び遅延固定ループ

発明者：
ヨン・ジャエ・リー

ヨン・ジャエ・リー について


出願人/特許権者：
アナパス・インコーポレーテッド

アナパス・インコーポレーテッド について


代理人 (6件)： 小野 新次郎 ,  社本 一夫 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  夫馬 直樹
公報種別：公開公報
出願番号（国際出願番号）：特願2008-242339
公開番号（公開出願番号）：特開2009-077403
出願日： 2008年09月22日
公開日（公表日）： 2009年04月09日
要約：
【課題】アナログデータ信号のディスプレイパネルへの印加時に発生する誤りなどにも関わらず、正常に動作可能なデータ駆動回路及び遅延固定ループの提供。【解決手段】第1のクロック信号の入力を受けて第2のクロック信号を出力する遅延固定ループにおいて、前記第1のクロック信号、前記第2のクロック信号及び少なくとも一つの遅延信号によって位相差信号-前記第1のクロック信号又は前記第2のクロック信号によって前記第1のクロック信号と前記第2のクロック信号の間の位相差に該当する値を有し、前記少なくとも一つの遅延信号によって位相差無しに該当する値を有する-を出力する位相検出器21と、前記第1のクロック信号を遅延させることにより前記第2のクロック信号及び前記少なくとも一つの遅延信号を求める遅延線23-前記第1のクロック信号に対する前記第2のクロック信号の遅延は前記位相差信号により変更される-と、を備える。【選択図】図4
請求項（抜粋）：
第1のクロック信号の入力を受けて第2のクロック信号を出力する遅延固定ループにおいて、 前記第1のクロック信号、前記第2のクロック信号及び少なくとも一つの遅延信号によって位相差信号-前記位相差信号は前記第1のクロック信号又は前記第2のクロック信号によって前記第1のクロック信号と前記第2のクロック信号の間の位相差に該当する値を有し、前記少なくとも一つの遅延信号によって位相差無しに該当する値を有する-を出力する位相検出器と、 前記第1のクロック信号を遅延させることにより前記第2のクロック信号及び前記少なくとも一つの遅延信号を求める遅延線-前記第1のクロック信号に対する前記第2のクロック信号の遅延である第1の遅延は前記位相差信号により変更される-と、 を備える遅延固定ループ。
IPC (4件)：
H03L 7/081 ,  G09G 3/20 ,  G09G 3/36 ,  H03L 7/14
FI (7件)：
H03L7/08 J ,  G09G3/20 612K ,  G09G3/20 612L ,  G09G3/20 670E ,  G09G3/20 633E ,  G09G3/36 ,  H03L7/14 A
Fターム (25件)：
5C006BF04 ,  5C006BF06 ,  5C006BF07 ,  5C006BF21 ,  5C006BF25 ,  5C006BF26 ,  5C006BF27 ,  5C006FA16 ,  5C080AA05 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD09 ,  5C080EE29 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5J106AA05 ,  5J106CC21 ,  5J106CC38 ,  5J106CC59 ,  5J106DD21 ,  5J106GG14 ,  5J106KK12 ,  5J106KK27
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM