特許
J-GLOBAL ID：200903037489453610
水平同期回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-191590
公開番号（公開出願番号）：特開平8-065542
出願日： 1994年08月15日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 どのような種類のコンピュータから供給される外部水平同期信号であっても、垂直同期信号や等化パルスなどが含まれているVウィンドウ期間を自動的に検出し、常に安定した内部水平同期信号をディスプレイ装置へ供給する。【構成】 外部垂直同期信号VSEに基づき垂直系カウンタ2で1垂直期間内に含まれる水平走査線の数をカウントし、それにより垂直同期信号の前後の所定期間をVウィンドウ期間が含まれているであろう候補期間として設定する。Vウィンドウ作成回路6はこの候補期間の中から最適なVウィンドウ期間を検出する。Vウィンドウ期間の間、スイッチング素子14は非導通状態となり、位相比較回路15の出力が積分回路12へ供給されないようにした。
請求項（抜粋）：
内部的に生成される内部水平同期信号を外部から供給される外部水平同期信号と同期させる水平同期回路であって、前記内部水平同期信号の位相を前記外部水平同期信号の位相と比較する位相比較手段と、前記位相比較手段の位相差出力に応答して前記外部水平同期信号の位相および周波数と同じ位相および周波数を有する前記内部水平同期信号を生成する信号生成手段と、前記外部水平同期信号の中から周期性を有しない非周期性期間を検出する第1の検出手段と、前記第1の検出手段によって検出された非周期性期間の間、前記位相比較手段を不活性化する不活性化手段とを備えた水平同期回路。
IPC (3件)：
H04N 5/12
, G09G 5/18
, H03L 7/14
