特許
J-GLOBAL ID：200903037643449524

半導体装置の製造方法

発明者：
高橋 瑞子

高橋 瑞子 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-116688
公開番号（公開出願番号）：特開平7-326667
出願日： 1994年05月30日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】 層間絶縁膜がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線間の接続孔を形成した構造を備えた半導体装置について、容量が大きく、かつ信頼性の高いキャパシタを有するものを得ることができる製造方法を提供する。【構成】 層間絶縁膜(窒化膜2上に酸化膜3を形成した構造等)がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線(下層配線1及び第1,第2の上層配線4,6等)間の接続孔を形成した構造を備えたSRAM,DRAM等の半導体装置の製造方法において、上層配線4,6を2度に分けて形成(堆積等による形成)するとともに、1度目の形成では、第1の上層配線4に層間絶縁膜2,3と併せて接続孔を開け、2度目の上層配線の形成は、接続孔の自然酸化膜の除去後にこの形成を行う。
請求項（抜粋）：
層間絶縁膜がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線間の接続孔を形成した構造を備えた半導体装置の製造方法において、上層配線を2度に分けて形成するとともに、1度目の形成では、層間絶縁膜と併せて接続孔を開け、2度目の形成は、接続孔の自然酸化膜の除去後にこの形成を行うことを特徴とする半導体装置の製造方法。
IPC (8件)：
H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/105
FI (7件)：
H01L 21/90 B ,  H01L 21/90 M ,  H01L 27/04 C ,  H01L 27/10 325 C ,  H01L 27/10 325 J ,  H01L 27/10 381 ,  H01L 27/10 441
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM