特許

J-GLOBAL ID：200903037643483374

基板上に歪層を製造する方法及び層構造

発明者： マントル・ジークフリート ,  ホレンダー・ベルンハルト
出願人/特許権者： フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
代理人 (4件)： 江崎 光史 ,  三原 恒男 ,  奥村 義道 ,  鍛冶澤 實
公報種別：公表公報
出願番号（国際出願番号）：特願2006-504301
公開番号（公開出願番号）：特表2006-524427
出願日： 2004年04月15日
公開日（公表日）： 2006年10月26日
要約：

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。

請求項（抜粋）：

基板(1,2)上に歪層を製造する方法であって、 歪を持たせる層(3,5)に隣接する層(1,2,4,6)内に、欠陥領域(99)を形成する工程と、 歪を持たせる層(3,5)に隣接する少なくとも一つの層(4,6)を緩和させる工程と、 を有する方法。

IPC (4件)：

H01L 21/20 ,  H01L 27/12 ,  H01L 21/02 ,  H01L 21/265

FI (5件)：

H01L21/20 ,  H01L27/12 B ,  H01L21/265 Q ,  H01L21/265 602A ,  H01L21/265 V

Fターム (33件)：

5F152LL03 ,  5F152LL09 ,  5F152LM09 ,  5F152LN08 ,  5F152LN14 ,  5F152LN15 ,  5F152LN21 ,  5F152MM02 ,  5F152MM04 ,  5F152MM09 ,  5F152MM11 ,  5F152MM18 ,  5F152MM19 ,  5F152NN03 ,  5F152NN04 ,  5F152NN05 ,  5F152NN06 ,  5F152NN10 ,  5F152NN12 ,  5F152NN13 ,  5F152NN15 ,  5F152NN19 ,  5F152NN29 ,  5F152NP02 ,  5F152NP03 ,  5F152NP04 ,  5F152NP05 ,  5F152NP06 ,  5F152NP09 ,  5F152NP10 ,  5F152NP12 ,  5F152NQ03 ,  5F152NQ04

引用特許：

出願人引用 (1件)

• 国際特許公開明細書第99/38201号
  

審査官引用 (2件)

• 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
  公報種別：公開公報   出願番号：特願2001-186768   出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
• 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
  公報種別：公開公報   出願番号：特願2001-186767   出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社