特許
J-GLOBAL ID：200903059005398584

半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

発明者：
水嶋 一樹

水嶋 一樹 について


出願人/特許権者：
三菱マテリアルシリコン株式会社

三菱マテリアルシリコン株式会社 について

, 
三菱マテリアル株式会社

三菱マテリアル株式会社 について


代理人 (1件)： 志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-186768
公開番号（公開出願番号）：特開2003-008022
出願日： 2001年06月20日
公開日（公表日）： 2003年01月10日
要約：
【要約】【課題】 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、SOI構造上に貫通転位密度が低く、表面ラフネスが低いSiGe層を有すること。【解決手段】 Si基板1a上に絶縁層1b及び該絶縁層上にSi層1cを備えたSOI基板1と、該SOI基板における前記Si層上のSiGe層2,3とを備え、該SiGe層は、少なくとも一部にGe組成比を表面に向けて漸次増加させた傾斜組成領域2を有する。
請求項（抜粋）：
Si基板上に絶縁層及び該絶縁層上にSi層を備えたSOI基板と、該SOI基板における前記Si層上のSiGe層とを備え、該SiGe層は、少なくとも一部にGe組成比を表面に向けて漸次増加させた傾斜組成領域を有することを特徴とする半導体基板。
IPC (4件)：
H01L 29/786 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 27/12
FI (5件)：
H01L 21/20 ,  H01L 21/205 ,  H01L 27/12 Z ,  H01L 29/78 618 B ,  H01L 29/78 618 E
Fターム (35件)：
5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AC01 ,  5F045AF03 ,  5F045BB12 ,  5F045DA58 ,  5F052DA01 ,  5F052DA03 ,  5F052GC03 ,  5F052GC05 ,  5F052GC10 ,  5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F110AA01 ,  5F110AA18 ,  5F110BB04 ,  5F110BB20 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD30 ,  5F110EE09 ,  5F110EE14 ,  5F110EE42 ,  5F110FF02 ,  5F110FF27 ,  5F110GG01 ,  5F110GG02 ,  5F110GG07 ,  5F110GG19 ,  5F110GG47 ,  5F110HJ13 ,  5F110QQ11
引用特許：
審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-135037   出願人：株式会社東芝
  • SOI基板の製造方法およびSOI基板
    公報種別：公開公報   出願番号：特願平6-076538   出願人：コマツ電子金属株式会社, 日本電信電話株式会社, エヌ・ティ・ティ・エレクトロニクステクノロジー株式会社
  • SOI基板及びその製造方法
    公報種別：公開公報   出願番号：特願平6-177939   出願人：三菱マテリアル株式会社, 三菱マテリアルシリコン株式会社

前のページに戻る

TOP

BOTTOM