特許

J-GLOBAL ID：200903037653804195

半導体装置

発明者： 椎木 正和 ,  櫻井 顕治 ,  藤井 充
出願人/特許権者： オムロン株式会社
代理人 (1件)： 松井 伸一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-108522
公開番号（公開出願番号）：特開2000-299303
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 配線パターンが単純となり、エッチングホールを介してエッチングして窪みを短時間で製造できる半導体装置を提供すること【解決手段】 シリコン基板10の上面に形成された窪みが覆われるように誘電体薄膜12を成膜する。誘電体薄膜上に熱電変換素子18を有する回路パターンを形成する。シリコン基板の上面は、(100)面となり、誘電体薄膜には、シリコン基板の<110>方向に延びる第1エッチングホール16と、<-110>方向に延びる第2エッチングホール17が形成され、それらが十字状に交差する。第1,第2エッチングホールの形状が、平行四辺形となり、<110>,<-110>に対して傾斜する斜辺を有し、第1,第2エッチングホールの頂点を通る仮想長方形が、連続する。シリコン基板が十字状に除去されると、交差部分に(411)面が現れるので、最速エッチングされる。

請求項（抜粋）：

(100)面と<110>方向を有し、(100)面に平行な表面に異方性エッチングで形成された窪みを有する半導体基板と、前記窪みを覆うように前記半導体基板に設けられた誘電体薄膜と、前記誘電体薄膜上に所定形状の抵抗素子と熱電変換素子の少なくとも一方を有する回路パターンとを備え、前記窪みに対向する前記誘電体薄膜には、<110>方向に延びる第1エッチングホールと、<-110>方向に延びる第2エッチングホールが形成され、前記第1,第2エッチングホールの形状が、前記<110>,<-110>に対して傾斜する辺を有し、前記第1,第2エッチングホールの頂点を通る仮想長方形が、直接或いは間接的に連続するように形成されたことを特徴とする半導体装置。

Fターム (2件)：

5F043AA02 ,  5F043FF04

引用特許：

出願人引用 (2件)

• 特開昭58-072059
  
• 圧電薄膜素子およびその製法
  公報種別：公開公報   出願番号：特願平7-280473   出願人：三菱電機株式会社