特許
J-GLOBAL ID:200903037773297823
デジタル位相ロックループ回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
金田 暢之 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-124839
公開番号(公開出願番号):特開2000-315945
出願日: 1999年04月30日
公開日(公表日): 2000年11月14日
要約:
【要約】【課題】 電源電圧や周囲温度が変化した場合においても高精度なHOLD OVER機能を長期実現する。【解決手段】 加算器22及び微分器17において、固定周波数発振器10から出力された信号の周波数と出力周波数との差を算出し、算出された差を記憶回路19に記憶し、加算器32において、固定周波数発振器10から出力された信号の周波数と現在の出力周波数との差と、記憶回路19に記憶された差とを比較し、該比較結果によって電圧制御発振器から出力される信号の周波数を制御する。
請求項(抜粋):
位相のフィードバックを行うことにより入力周波数と出力周波数とを一致させる第1及び第2のループを有し、同期すべきクロック源が失われた場合に同期していたクロック周波数を記憶しておき該周波数を長期保持するデジタル位相ロックループ回路において、予め決められた周波数と前記出力周波数とを比較し、該比較結果を前記第1及び第2のループにおけるフィードバックに用いる第3のループを有することを特徴とするデジタル位相ロックループ回路。
Fターム (16件):
5J106AA05
, 5J106CC01
, 5J106CC15
, 5J106CC38
, 5J106CC46
, 5J106CC52
, 5J106DD02
, 5J106DD03
, 5J106DD12
, 5J106DD13
, 5J106DD33
, 5J106DD35
, 5J106FF09
, 5J106KK05
, 5J106KK13
, 5J106KK14
引用特許:
審査官引用 (3件)
-
クロックホールドオーバ回路
公報種別:公開公報
出願番号:特願平4-042938
出願人:日本電気株式会社
-
特開平3-016318
-
特開平3-016318
前のページに戻る