特許

J-GLOBAL ID：200903037792527678

半導体装置およびその製造方法

発明者： 高尾 典行
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-106498
公開番号（公開出願番号）：特開平11-307763
出願日： 1998年04月16日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】パワーMOSFETにおいて、チャンネル抵抗の増加を抑えつつ寄生バイポーラトランジスタの動作を防止し、破壊耐性の向上を図る。【解決手段】ゲート電極2の一方の脇に沿って、ソース領域3およびバックゲート領域4を交互に配置する。バックゲート領域4は、ゲート電極2直下の領域を実質的に含まないように形成する。

請求項（抜粋）：

半導体基板と、該半導体基板上に形成されたゲート電極と、該ゲート電極の直下の部分に形成された一導電型のチャンネル形成領域とを有し、該チャンネル形成領域の一方の脇に隣接して逆導電型のドレイン領域が形成され、該チャンネル形成領域の他方の脇に隣接して該チャンネル形成領域に沿って逆導電型のソース領域と一導電型のバックゲート領域とが交互に形成され、該バックゲート領域は該ゲート電極直下の領域を実質的に含まず、該バックゲート領域と該ソース領域とは配線により接続されたことを特徴とする半導体装置。

FI (2件)：

H01L 29/78 301 X ,  H01L 29/78 301 W

引用特許：

審査官引用 (3件)

• 特開昭56-088363
  
• 特開平1-140773
  
• 絶縁ゲート型トランジスタ
  公報種別：公開公報   出願番号：特願平7-321475   出願人：日本電信電話株式会社, 富士通株式会社