特許
J-GLOBAL ID:200903037935234600

データプロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2007-131107
公開番号(公開出願番号):特開2008-287449
出願日: 2007年05月17日
公開日(公表日): 2008年11月27日
要約:
【課題】命令を読込んで実行しながら、命令の異常を検出する。【解決手段】データプロセッサ(1)は、命令を読込んで実行するCPU(2)を有する。CPUは、命令をフェッチする命令レジスタ(5)と、フェッチされた命令をデコードする命令デコーダ(6)と、積算演算回路(7)と、第1レジスタ(8)とを有し、さらに、デコードされた命令に基づいてこれらを制御する制御回路(9)等を有する。積算演算回路は、制御信号c1に従って、命令フローの区間A〜Cで実行される命令のサム値を得る演算を開始する。CPUは、区間A〜C毎のサム値に、調整値A〜Cを加算する命令を実行する。制御回路は、サム値に調整値を加算することで得られる値が、予め設定された期待値と一致するか否かを判定し、両者が不一致であれば、それ以降の命令の実行を停止させる。【選択図】図1
請求項(抜粋):
命令を読込んで実行するデータプロセッサであって、 命令フローの所定区間毎に、前記区間に含まれる前記命令に対するサム値を演算し、 同一区間において前回の前記演算で得られたサム値と今回の前記演算で得られたサム値とが不一致であれば、前記命令の実行を停止、又は前記命令の実行順序を強制的に変更するデータプロセッサ。
IPC (3件):
G06F 21/22 ,  G06F 21/24 ,  G06F 21/06
FI (3件):
G06F9/06 660Z ,  G06F12/14 560C ,  G06F12/14 560E
Fターム (4件):
5B017AA08 ,  5B017BA09 ,  5B017CA13 ,  5B276FD00
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る