特許
J-GLOBAL ID：200903038013146392
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-062180
公開番号（公開出願番号）：特開平11-250694
出願日： 1998年02月26日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 リフレッシュモードを有しかつ冗長ワード線による欠陥救済機能を有するダイナミック型RAM等の救済効率を高め、その製品歩留りを高める。【解決手段】 ダイナミック型RAM等において、メモリアレイMARYのリフレッシュすべきワード線W0〜Wmを順次指定するためのリフレッシュアドレスカウンタRCTRの例えば最上位ビットつまりリフレッシュアドレス信号Ri+1としてリフレッシュ切り換え制御信号用のビットを追加し、例えばこのリフレッシュ切り換え制御信号がロウレベルの場合は冗長メモリアレイRARYの冗長ワード線WRに関するリフレッシュ動作のみを実行し、ハイレベルの場合にはワード線W0〜Wmならびに冗長ワード線WRに関するリフレッシュ動作を実行して、冗長ワード線WRに関するリフレッシュ動作を、正常ワード線W0〜Wmに関するリフレッシュ動作の例えば2分の1の周期で実行する。
請求項（抜粋）：
所定数の正規ワード線を含むメモリアレイと、異常が検出された正規ワード線の欠陥救済に供される他の所定数の冗長ワード線を含む冗長メモリアレイとを具備し、かつ、冗長ワード線に関するリフレッシュ動作が、正常な正規ワード線に関するリフレッシュ動作より短い周期で行われることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 603
, G11C 11/406
, G11C 11/401
G11C 29/00 603 Z
, G11C 11/34 363 L
, G11C 11/34 371 D
