特許

J-GLOBAL ID：200903038261584517

アクティブマトリックス発光ダイオード画素構造およびその方法

発明者： ミカエル ギリス ケーン ,  ジェームズ ハロルド アサトン ,  ロジャー グリーン スチュアート ,  フランク パウル キュオモ
出願人/特許権者： 三菱化学株式会社 ,  サーノフ コーポレーション
代理人 (1件)： 岡田 数彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-311569
公開番号（公開出願番号）：特開平11-219146
出願日： 1998年09月28日
公開日（公表日）： 1999年08月10日
要約：

【要約】【課題】画素構造の発光ダイオードにおける電流の不均一性を低減することによって、輝度の不均一性を改善するLED画素構造と方法とを提供する。【解決手段】少なくとも一つの画素を備えるディスプレイであって、上記画素は、第1トランジスタと、キャパシタと、第2トランジスタと、第3トランジスタと、第4トランジスタと、第5トランジスタと、光要素とから成り、それらの構成要素を特定に接続することにより構成されていることを特徴とするディスプレイ。

請求項（抜粋）：

少なくとも一つの画素を備えるディスプレイであって、当該画素は、(1)第1選択ラインへの接続用であるゲートと、ソースと、ドレインとを有する第1トランジスタと、(2)当該第1トランジスタのドレインが接続されている第1端子と、第2端子とを有するキャパシタと(3)オートゼロラインへの接続用であるゲートと、ソースと、当該第1トランジスタの当該ドレインが接続されているドレインとを有する第2トランジスタと、(4)第2選択ラインへの接続用であるゲートと、当該第2トランジスタのドレインに接続されたソースと、ドレインとを有する第3トランジスタと、(5)当該第1トランジスタのソースに接続されたゲートと、ソースと、当該第2トランジスタの当該ソースに接続されたドレインとを有する第4トランジスタと、(6)当該第1トランジスタのソースに接続されたゲートと、ソースと、当該第3トランジスタの当該ドレインに接続されたドレインとを有する第5トランジスタと、(7)当該第4トランジスタのソースと当該第5トランジスタのソースとが、一方の端子に接続されている2個の端子を有する光要素とから成ることを特徴とするディスプレイ。

IPC (4件)：

G09G 3/14 ,  G09F 9/00 337 ,  G09F 9/33 ,  H01L 33/00

FI (6件)：

G09G 3/14 J ,  G09F 9/00 337 B ,  G09F 9/33 Z ,  G09F 9/33 M ,  H01L 33/00 L ,  H01L 33/00 J

引用特許：

審査官引用 (3件)

• 電流制御型発光素子アレイ
  公報種別：公開公報   出願番号：特願平5-253866   出願人：日本電気株式会社
• 特開平3-139908
  
• 表示装置及びその周辺装置
  公報種別：公開公報   出願番号：特願平8-064967   出願人：株式会社エスアイアイ・アールディセンター