特許
J-GLOBAL ID：200903038463243282
スイッチング電源と半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2005-299807
公開番号（公開出願番号）：特開2007-110845
出願日： 2005年10月14日
公開日（公表日）： 2007年04月26日
要約：
【課題】効率向上と新機能を実現したスイッチング電源を提供する。【解決手段】出力電圧が形成されるインダクタの出力側と接地電位との間にキャパシタを設ける。上記第1スイッチ素子により入力電圧から上記インダクタの入力側に電流を供給し、上記第1スイッチ素子がオフ状態のときにオン状態となる第2スイッチ素子により上記インダクタの入力側を所定電位にする。制御回路は、負荷電流検出回路により軽負荷と判定されたときに第1又は第2のスイッチ素子のうち一方がオフ状態にされてから他方がオン状態にされるまでのデッドタイムを長くし、重負荷と判定されたときには上記デッドタイムを短くする。軽負荷で出力電圧が低いときには第2のスイッチ素子をオフ状態にする。【選択図】図1
請求項（抜粋）：
インダクタと、
出力電圧が形成される上記インダクタの出力側と接地電位との間に設けられたキャパシタと、
入力電圧から上記インダクタの入力側に電流を供給する第1スイッチ素子と、
上記第1スイッチ素子がオフ状態のときにオン状態となる時間を有する第2スイッチ素子と、
上記出力電圧が所望の電圧となるように上記第1及び第2スイッチ素子に供給する制御信号を形成する制御回路と、
負荷電流検出回路とを備え、
上記制御回路は、上記負荷電流検出回路により軽負荷と判定されたときに上記第1又は第2のスイッチ素子のうち一方がオフ状態にされてから他方がオン状態にされるまでのデッドタイムよりも、重負荷と判定されたときの上記デッドタイムを短する上記制御信号を形成してなることを特徴とするスイッチング電源。
IPC (2件)：
FI (2件)：
H02M3/155 H
, H02M3/335 E
5H730AA14
, 5H730AS01
, 5H730AS05
, 5H730BB03
, 5H730BB09
, 5H730BB57
, 5H730DD04
, 5H730DD16
, 5H730DD32
, 5H730EE08
, 5H730FD03
, 5H730FD53
, 5H730FF02
, 5H730FG02
