特許

J-GLOBAL ID：200903038501994599

半導体装置およびその製造方法

発明者： 三浦 昭二 ,  白木 聡 ,  曽我 肇
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-293975
公開番号（公開出願番号）：特開平10-144866
出願日： 1996年11月06日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】 マイコンクラスの設計ルール(例えば1μmルール)のプロセスにおいても薄膜抵抗体を精度良く形成することができるようにする。【解決手段】 SOI構造のシリコン基板21上にトランジスタ形成工程を経てFET23などを形成した(接合深さ寸法は0.15μm程度)後、BPSG膜29にコンタクトホール29aを形成して1stAl膜31を形成し、層間絶縁膜としての第1TEOS34,SOG35,第2aTEOS膜36を形成する。この後、CrSi膜を薄膜抵抗体37として成膜しパターニングする。このとき、他の部分は第2aTEOS膜36に覆われているのでダメージを与えることはなく、接合リークなどの発生を防止できる。薄膜抵抗体用のAlSi膜39等を形成して第2bTEOS膜40を形成し、2ndAl膜41を形成する。このとき、ECRエッチングを行っても薄膜抵抗体37にダメージを与えることがない。

請求項（抜粋）：

絶縁膜上に形成される薄膜抵抗体を有する多層配線構造の半導体装置において、前記多層配線構造をなす下層配線パターンと上層配線パターンとの間に積層される下層および上層の層間絶縁膜を備え、前記薄膜抵抗体は、前記下層および上層の層間絶縁膜の間に形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205

FI (2件)：

H01L 27/04 D ,  H01L 21/88 S

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-154149   出願人：オリンパス光学工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-078009   出願人：日本電装株式会社

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-154149   出願人：オリンパス光学工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-078009   出願人：日本電装株式会社