特許
J-GLOBAL ID：200903038529282209
並列計算機
出願人/特許権者：
代理人 (1件)： 岡田 光由 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-102609
公開番号（公開出願番号）：特開平7-311750
出願日： 1994年05月17日
公開日（公表日）： 1995年11月28日
要約：
【要約】【目的】本発明は、複数のプロセッシング・エレメントから構成される並列計算機に関し、ソフトウェアのオーバーヘッドの削減を図ってデータ処理効率の向上を実現できるようにすることを目的とする。【構成】各プロセッシング・エレメントの持つハードウェアで構成される通信制御機構12が、他プロセッシング・エレメントから送られてくる直接遠隔書込メッセージを受信するときに、その直接遠隔書込メッセージのヘッダの持つ受信完了フラグアドレスを一時的に保持するフラグアドレス保持部14と、その直接遠隔書込メッセージの指すデータの受信が完了するときに、フラグアドレス保持部14の保持する受信完了フラグアドレスの指すフラグを排他的に更新することで、そのフラグに対して直接遠隔書込メッセージの指すデータの受信完了をセットするフラグ更新部15とを備えるように構成する。
請求項（抜粋）：
複数のプロセッシング・エレメントから構成される並列計算機において、各プロセッシング・エレメントの持つハードウェアで構成される通信制御機構(12)が、他プロセッシング・エレメントに対して直接遠隔書込メッセージを送信するときに、該直接遠隔書込メッセージのヘッダの持つ送信完了フラグアドレスを一時的に保持するフラグアドレス保持部(14)と、上記直接遠隔書込メッセージの指すデータの送信が完了するときに、上記フラグアドレス保持部(14)の保持する送信完了フラグアドレスの指すフラグを排他的に更新することで、該フラグに対して該直接遠隔書込メッセージの指すデータの送信完了をセットするフラグ更新部(15)とを備えることを、特徴とする並列計算機。
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved