特許
J-GLOBAL ID:200903038651173372
半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-181387
公開番号(公開出願番号):特開2001-358234
出願日: 2000年06月16日
公開日(公表日): 2001年12月26日
要約:
【要約】【課題】 装置の小型化を確保しながら、冗長メモリセルの動作速度マージンに余裕を持たせた半導体装置を提供する。【解決手段】 この半導体装置は、ロウ方向とカラム方向とにマトリックス状に配列されたメモリセルを補完する冗長メモリセルを備え、その冗長メモリセルは、ロウ方向およびカラム方向のうちの少なくとも一方に沿って配列され、その配列された方向に沿うサイズはメモリセルと同じであり、配列された方向と直角方向に沿うサイズがメモリセルよりも大きい。
請求項(抜粋):
ワード線の延びる方向であるロウ方向とビット線の延びる方向であるカラム方向とにマトリックス状に配列されたメモリセルを補完する冗長メモリセルを備える半導体装置であって、前記冗長メモリセルは、ロウ方向およびカラム方向のうちの少なくとも一方に沿って配列されるとともに、前記配列された方向に沿うサイズが前記メモリセルと同じであり、前記配列された方向と直角方向に沿うサイズが前記メモリセルよりも大きい、半導体装置。
IPC (3件):
H01L 21/8244
, H01L 27/11
, G11C 29/00 603
FI (2件):
G11C 29/00 603 J
, H01L 27/10 381
Fターム (13件):
5F083BS01
, 5F083BS13
, 5F083BS27
, 5F083GA01
, 5F083GA09
, 5F083LA10
, 5F083LA12
, 5F083LA16
, 5F083ZA10
, 5F083ZA28
, 5L106CC17
, 5L106EE02
, 5L106GG06
引用特許:
前のページに戻る