特許
J-GLOBAL ID：200903038682872333
LSI試験装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253958
公開番号（公開出願番号）：特開平7-110359
出願日： 1993年10月12日
公開日（公表日）： 1995年04月25日
要約：
【要約】【目的】本発明は、各チャネル間のスキュー補正において、その補正点の検出時にCPUの演算処理の介在しないLSI試験装置を提供すること。【構成】スキュー補正対象となる遅延回路の遅延量を昇順に可変するための遅延制御データを発生する手段と、その遅延回路からの信号を基準クロックでサンプリングし変化点を検出する検出手段と、その検出時の遅延制御データ自身を格納する手段を設ける。【効果】本発明によれば、スキュー補正点検出時の遅延制御データをそのまま格納することにより、CPUによる処理を要しないのでスキュー補正処理時間を短縮できる。
請求項（抜粋）：
複数のクロックを発生し供給する手段と、該クロックを用いて被試験LSIの試験波形を生成し所定の電圧レベルに変換して試験信号を作成する第1の波形生成手段と、該クロックによりストローブを行って被試験LSIからの応答と期待値との比較判定を行う第1の比較判定手段と、該クロックまたは試験波形の供給経路に設けられた遅延回路と、切り替え手段を経由して供給される試験信号を基準クロックでストローブを行って期待値との比較判定を行う複数の第2比較判定手段と、切り替え手段を経由して第1の比較判定手段に基準信号を第2の波形生成手段と、上記各々の手段を制御する手段とを有するLSI試験装置において、上記クロック発生手段から供給されるクロックに同期して上記遅延回路に遅延量を供給する複数の遅延制御データ発生手段と、上記第1および第2の比較判定手段の出力が変化したことを検出する複数の検出手段と、該検出手段により変化点を検出した時点の上記遅延制御データ発生手段の出力値を格納する複数の記憶手段を具備することを特徴としたLSI試験装置。
FI (2件)：
G01R 31/28 P
, G01R 31/28 M
