特許
J-GLOBAL ID：200903038880649909
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-155864
公開番号（公開出願番号）：特開平8-031186
出願日： 1994年07月07日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 データの書き込みをトンネル注入によって行う方式の不揮発性半導体記憶装置に関し、プログラム処理および回路構成を簡略化してプログラム処理の高速化および価格の低廉化を図ることを目的とする。【構成】 各ビット線BL1,BL2,BL3,...に対してそれぞれ設けられた複数のラッチ手段A1,A2,A3, ...と、該各ラッチ手段に対して制御電圧NBおよび制御信号NC,ND,NEを供給する制御回路4とを具備し、該制御回路によって前記各ラッチ手段を、書き込み時には前記各ビット線毎の書き込みドレイン電圧バイアス回路として動作させて前記各メモリセルに対する同時一括書き込み処理を行い、且つ、読み出し時には該各メモリセルのデータを読み出す回路として動作させて前記各メモリセルから同時一括読み出し処理を行うように構成する。
請求項（抜粋）：
複数のビット線(BL1,BL2,BL3,...)と、複数のワード線(WL1,WL2,WL3,...)と、該各ビット線および該各ワード線の交差個所に設けられた複数のメモリセル(MC)とを具備する不揮発性半導体記憶装置であって、前記各ビット線に対してそれぞれ設けられた複数のラッチ手段(A1,A2,A3,...)と、該各ラッチ手段に対して制御電圧(NB)および制御信号(NC)を供給する制御回路(4)とを具備し、該制御回路によって前記各ラッチ手段を、書き込み時には前記各ビット線毎の書き込みドレイン電圧バイアス回路として動作させて前記各メモリセルに対する同時一括書き込み処理を行い、且つ、読み出し時には該各メモリセルのデータを読み出す回路として動作させて前記各メモリセルから同時一括読み出し処理を行うようにしたことを特徴とする不揮発性半導体記憶装置。
FI (2件)：
G11C 17/00 510 F
, G11C 17/00 520 A
