特許
J-GLOBAL ID：200903038884113124

ディスクリートコンデンサ及び部品が埋め込まれた多層相互連結モジュール及びその製造方法

発明者：
ラリー エル モレスコ

ラリー エル モレスコ について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-062319
公開番号（公開出願番号）：特開2001-291819
出願日： 2001年03月06日
公開日（公表日）： 2001年10月19日
要約：
【要約】 (修正有)【課題】 モジュール方式で構築されたマルチチップモジュールの提供。【解決手段】 複数の小型コンデンサ基板20及び/又は抵抗基板30が組み立てられ、規則的な配列パターンでベース基板110に取り付けられる。電源基板40は、小型基板と共にベース基板110へ取り付けられる。全部品は、モジュールの製造歩留りを高めるため予備試験され、互いに略同等の厚さを有する。小型基板と電源基板の間のギャップ60は、ポリマー材料で充填される。部品上に誘電体層112が形成され、プレーナー化される。次に、電源分配面及び信号ラインを得るため、インターリーブ式の複数の金属層及び誘電体層112〜116が部品上に形成される。小型コンデンサ基板20は、対応した集積回路チップ4の下側に配置される。小型抵抗基板30は、ICチップ4の相互連結パッドにある所望の信号終端の点の近くに配置される。
請求項（抜粋）：
上面を有する主基板と、上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、少なくとも一つの上記副基板の上面には、上記副基板の上記上面に第1の端子及び第2の端子を有するディスクリートコンデンサが形成され、上記副基板の上記側面の間に設けられた複数のギャップと、上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、上記第1の誘電体層を通して形成され、一つのディスクリートコンデンサの対応した端子に接続されている少なくとも2本のバイアを含む複数のバイアと、上記第1の誘電体層の上に形成され、少なくとも2本のバイアが内部に形成された1層以上の付加的な誘電体層と、複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、少なくも一つの上記誘電体層の上に形成され、上記第1の誘電体層を通して形成された1本のバイアを介して一つのディスクリートコンデンサの一方の端子に接続され、上記付加的な誘電体層の中の1層を通して形成された少なくとも1本のバイアを介して上記チップ接続パッドの一つに接続された第1の電源ラインと、少なくも一つの上記誘電体層の上に形成され、上記第1の誘電体層を通して形成された別の1本のバイアを介して上記一つのディスクリートコンデンサの他方の端子に接続され、上記付加的な誘電体層の中の1層を通して形成された少なくとも1本のバイアを介して上記チップ接続パッドの別の一つに接続された第2の電源ラインと、をさらに具備する多層相互連結モジュール。
IPC (4件)：
H01L 25/04 ,  H01L 25/18 ,  H01L 23/12 ,  H01L 25/00
FI (4件)：
H01L 25/00 B ,  H01L 25/04 Z ,  H01L 23/12 B ,  H01L 23/12 N
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM