特許

J-GLOBAL ID：200903038934153971

加速度センサ

発明者： 多保田 純 ,  水野 利弘
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平5-012594
公開番号（公開出願番号）：特開平6-222074
出願日： 1993年01月28日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 組み立て作業の手間を省くことができ、しかも、検出特性への悪影響が生じるのを有効に防止することが可能な加速度センサを提供する。【構成】 複数本の配線パターン1,2が表面上に並列形成された回路基板3と、各配線パターン1,2上に接着して固定される圧電セラミック素子4,5もしくは圧電セラミック素子4及び導電セラミック素子11と、これら上に接着して架設されたうえで各セラミック素子4,5,11同士を導通させるウェイト6とを備えた加速度センサであって、圧電セラミック素子4,5もしくは圧電セラミック素子4及び導電セラミック素子11のそれぞれは配線パターン1,2の並列方向に沿って接着されて一体化されたものであり、この一体化されたセラミック積層体20,30の下面には配線パターン1,2のそれぞれと接着されて導通する電極4b,5b,11bを互いに離間した状態で形成している。

請求項（抜粋）：

複数本の配線パターン(1,2)が表面上に並列形成された回路基板(3)と、各配線パターン(1,2)上に接着して固定される圧電セラミック素子(4,5)と、これら上に接着して架設されたうえで両セラミック素子(4,5)同士を導通させるウェイト(6)とを備えた加速度センサであって、圧電セラミック素子(4,5)のそれぞれは配線パターン(1,2)の並列方向に沿って接着されて一体化されたものであり、この一体化されたセラミック積層体(20)の下面には配線パターン(1,2)のそれぞれと接着されて導通する電極(4b,5b)を互いに離間した状態で形成していることを特徴とする加速度センサ。

IPC (2件)：

G01P 15/09 ,  B60R 21/32

引用特許：

審査官引用 (1件)

• 加速度センサ
  公報種別：公開公報   出願番号：特願平4-127290   出願人：株式会社村田製作所