特許

J-GLOBAL ID：200903038975049747

埋め込み導電層の形成方法

発明者： 岡本 茂
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169537
公開番号（公開出願番号）：特開平9-022907
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：

【要約】【目的】 埋め込み導電層の形成方法に関し、埋め込みCu配線層を形成する際に、インキュベーションタイムを短くし、且つ、Cuに対するバリヤ性を高める。【構成】 絶縁層2に凹部3を形成したのち、バリヤメタル層4及び酸素濃度の低いTiN層5を順次形成し、次いで、化学気相成長法を用いてCu層6を堆積させて凹部3を埋め込み、次いで、バリヤメタル層4、酸素濃度の低いTiN層5、及び、Cu層6の不要部分を化学機械研磨することによって除去する。

請求項（抜粋）：

絶縁層に凹部を形成したのち、バリヤメタル層及び酸素濃度の低いTiN層を順次形成し、次いで、化学気相成長法を用いてCu層を堆積させて前記凹部を埋め込み、次いで、前記バリヤメタル層、酸素濃度の低いTiN層、及び、Cu層の不要部分を化学機械研磨することによって除去することを特徴とする埋め込み導電層の形成方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/304 321

FI (2件)：

H01L 21/88 R ,  H01L 21/304 321 S

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-111053   出願人：日本電気株式会社