特許
J-GLOBAL ID：200903087244657331

半導体装置の製造方法

発明者：
三ケ木 郁

三ケ木 郁 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-111053
公開番号（公開出願番号）：特開平8-288389
出願日： 1995年04月13日
公開日（公表日）： 1996年11月01日
要約：
【要約】【目的】 マージンレスコンタクトとなっても、目ずれが発生しても信頼性の高いコンタクトプラグ及び埋め込み上層配線を形成しうるようにする。【構成】 拡散層103aの形成されたシリコン基板101上にシリコン酸化膜104を形成し、コンタクトホール105aを形成する(a)。酸化膜と窒化膜とからなる保護膜106を全面に形成し、コンタクトホール内をBPSG膜107によって埋め込む(b)。シリコン酸化膜108を形成し、配線溝109aを開設する(c)。BPSG膜107を除去する(d)。全面にTiN/Ti膜110aを形成する(f)。MOCVD法によりCu膜111aを成長させる(g)。CMP法により、基板表面のCu膜とTiN/Ti膜を除去する(h)。
請求項（抜粋）：
(1)半導体基板の表面領域内に設けられた拡散層上または半導体基板上に設けられた下層配線上を覆う第1の絶縁膜を形成する工程と、(2)前記第1の絶縁膜に前記拡散層または前記下層配線の表面を露出させる開口を開設する工程と、(3)前記開口内および前記第1の絶縁膜の表面を被覆する保護膜を形成する工程と、(4)前記開口内に前記保護膜に対して選択除去可能な材料を埋め込んで平坦化膜を形成する工程と、(5)前記平坦化膜上および前記第1の絶縁膜上を被覆する第2の絶縁膜を形成する工程と、(6)前記第2の絶縁膜を選択的に除去して前記平坦化膜の表面を露出させる配線溝を開設する工程と、(7)前記平坦化膜を除去する工程と、(8)少なくとも前記開口の底面部分の前記保護膜を除去して前記拡散層または前記下層配線の表面を露出させる工程と、(9)前記開口および前記配線溝を埋め込む導電膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/3205
FI (4件)：
H01L 21/90 D ,  H01L 21/88 M ,  H01L 21/90 B ,  H01L 21/90 K
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM