特許
J-GLOBAL ID：200903039174649161
DS-CDMAセルラシステムの信号受信装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-367663
公開番号（公開出願番号）：特開平11-196067
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：
【要約】【目的】 小型の信号受信装置により長遅延パスに対処する。【構成】 現在の拡散符号を格納した現符号レジスタと現在の拡散符号より1シンボル周期遅延した拡散符号を格納した長遅延レジスタを切替えて使用し、1個のマッチドフィルタで現在および長遅延のピークを受信する。
請求項（抜粋）：
アナログ入力信号を時系列で保持する複数のサンプルホールド回路と;これらサンプルホールド回路に保持されたアナログ入力信号と拡散符号との相関を算出する複数のマッチドフィルタと;各マッチドフィルタに対応して設けられ、前記拡散符号を格納しかつその拡散符号を前記マッチドフィルタに供給する演算レジスタと;を備えたDS-CDMAセルラシステムの信号受信装置において、1個または複数のマッチドフィルタには複数の演算レジスタが設けられ、これら演算レジスタには現在の拡散符号が格納された演算レジスタ(以下「現符号レジスタ」という。)およびこれよりも1シンボル周期ずつ遅延した拡散符号が格納された1個または複数の演算レジスタ(以下「長遅延レジスタ」という。)が存在し;これら複数の演算レジスタはレジスタ・マルチプレクサによって択一的に、対応するマッチドフィルタに接続され;1個のマッチドフィルタを用いてマルチパスの現れるタイミングに合わせて、前記レジスタ・マルチプレクサを切替えて1シンボル周期内の遅延パス及び複数シンボル周期に渡る長遅延パスを検出し得るようになっていることを特徴とするDS-CDMAセルラシステムの信号受信装置。
IPC (3件)：
H04J 13/04
, H04B 7/26
, H04B 1/707
H04J 13/00 G
, H04B 7/26 M
, H04B 7/26 C
, H04J 13/00 D
