特許
J-GLOBAL ID：200903039295797702
SOI形電界効果トランジスタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-242048
公開番号（公開出願番号）：特開平8-111530
出願日： 1995年09月20日
公開日（公表日）： 1996年04月30日
要約：
【要約】【課題】 SOI形FET用のボディ/基板間コネクタを形成するための構造および方法を提供する。【解決の手段】 コネクタは、ソースおよびドレインに干渉しないデバイスの1つの側面上にゲート導体とほぼ相互位置合せして形成される。したがって、ボディは基板電位付近に保持され、コネクタはすばやくボディを離れる多数キャリヤ用の経路を提供する。ゲート導体とほぼ相互位置合せしてコネクタを形成することにより、接続部は表面積をほとんど使用しないか、またはまったく使用しない。【効果】 ゲートによって像形成された電荷を混乱させないようにSOI MOSFETデバイスのボディに接触することにより、寄生(parasitic)バイポーラ効果を除去しながら、低い基板バイアス感度や急激なサブスレショルド傾きなど、SOI MOSFETの望ましい属性が維持される。
請求項（抜粋）：
半導体基板の下部領域と上部領域を規定する埋込み誘電体を有し、前記上部領域が単結晶である、半導体基板と、前記基板の前記上部領域の一部に位置するゲート誘電体と、前記ゲート誘電体の上に位置し、第1の側面と、第2の側面と、第3の側面とを有するゲートと、前記上部領域内の前記第1の側面に沿って設けられたソース拡散および前記第2の側面に沿って設けられたドレイン拡散と、前記上部領域と前記下部領域との間の電気接続部であって、前記接続部が前記ゲートの前記第3の側面とほぼ相互位置合せしたエッジを有する電気接続部とを含むことを特徴とする、SOI形電界効果トランジスタ。
引用特許：
前のページに戻る
