特許

J-GLOBAL ID：200903039345995756

半導体装置およびその製造方法

発明者： 光安 清志
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113658
公開番号（公開出願番号）：特開2000-306939
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 安価に製造でき、かつ量産性に優れるとともに端子が離脱する可能性が小さくなる構造を持つ半導体装置を提供すること。【解決手段】 端子配置部4を有する再配線層1と、端子配置部4が露出する第1の露出部を有する第1の絶縁性樹脂層3と、再配線層1に電気的に接続されるとともに、先細りの形状を持つ第1の導電性端子5と、第1の導電性端子5が露出する第2の露出部を有する第2の樹脂層7と、第1の導電性端子5に電気的に接続される第2の導電性端子10とを具備することを特徴としている。

請求項（抜粋）：

半導体チップ上に形成され、端子配置部を有する再配線層と、前記半導体チップおよび前記再配線層上に形成され、前記端子配置部を露出させる第1の露出部を有する第1の絶縁性樹脂層と、前記第1の露出部上に形成され、前記再配線層に電気的に接続されるとともに、前記第1の絶縁性樹脂層から上方向に先細りする形状を持つ第1の導電性端子と、前記第1の絶縁性樹脂層上に形成された、前記第1の導電性端子を露出させる第2の露出部を有する第2の絶縁性樹脂層と、前記第2の露出部上に形成された、前記第1の導電性端子に電気的に接続される第2の導電性端子とを具備することを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 ,  H01L 23/12

FI (3件)：

H01L 21/92 602 L ,  H01L 21/92 602 D ,  H01L 23/12 L

引用特許：

審査官引用 (1件)

• はんだバンプ形成方法
  公報種別：公開公報   出願番号：特願平11-107375   出願人：ソニー株式会社