特許
J-GLOBAL ID：200903039450087113
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-346505
公開番号（公開出願番号）：特開2003-150270
出願日： 2001年11月12日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 クロック切替時間の短縮が可能な,半導体集積回路を提供する。【解決手段】 所定のデータの書き込み,読み出しが可能なレジスタを備えたクロック生成制御回路と,クロック分周設定信号のタイミングにより,基準クロックを入力して分周クロックを生成する半導体集積回路が提供される。この半導体集積回路に構成されるクロック制御回路8は,クロックの分周/切替を制御する状態遷移回路236と,クロックの切替タイミングを計る切替タイミング生成回路と,基準クロックと分周クロックとを切替える選択切替回路とから構成されている。
請求項（抜粋）：
半導体集積回路であって:基準クロックが入力されて,中央演算処理装置をクロック制御するための制御基本クロックを生成するクロック制御回路と;前記中央演算処理装置と,該中央演算処理装置からの命令に応じて前記クロック制御回路による前記制御基本クロックの生成を制御するクロック生成制御回路とを有するマイクロコントローラと;を備え,前記クロック制御回路は,前記クロック生成制御回路から送信されるクロック分周設定信号に応じて,信号レベルの状態を遷移させることにより,分周クロックを生成する状態遷移回路と;前記基準クロックと前記分周クロックとの切替タイミングを計る切替タイミング生成回路と;前記基準クロックと前記分周クロックとを切替えて前記制御基本クロックを生成する選択切替回路と;を備えたことを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
G06F 1/04 320 A
, H03K 5/00 X
5B079BA03
, 5B079BB01
, 5B079BC01
, 5B079DD03
, 5B079DD13
, 5B079DD17
