特許
J-GLOBAL ID：200903039471394245
半導体装置及びその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-150241
公開番号（公開出願番号）：特開平8-017948
出願日： 1994年06月30日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】高耐圧のゲート絶縁膜を有し、かつ高集積化,高信頼化をはかり得るMOSトランジスタの製造方法を提供することにある。【構成】 MOSトランジスタの製造方法において、シリコン基板10上にゲート酸化膜を介して第1層多結晶シリコン膜15を形成したのち、島状パターンをマスクに第1層多結晶シリコン膜15を選択エッチングし、且つ基板10を選択エッチングして素子分離用溝11を形成し、次いで素子分離用溝11内にCVD酸化膜12を埋め込み形成し、次いで全面に第2層多結晶シリコン膜20を形成し、次いで第1層多結晶シリコン膜15上を通るライン状パターンをマスクに第2層多結晶シリコン膜20及び第1層多結晶シリコン膜15を選択エッチングすることを特徴とする。
請求項（抜粋）：
半導体基板に島状の素子形成領域を囲むように形成された素子分離用溝と、この溝内に埋め込まれた素子分離用絶縁膜と、前記基板の素子形成領域上の一部にゲート絶縁膜を介して形成され、且つ両端が前記素子分離用溝とセルフアラインで形成された第1層導電膜と、この第1層導電膜及び前記素子分離用絶縁膜上に形成された第2層導電膜とを具備してなることを特徴とする半導体装置。
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 21/76
, H01L 29/78
H01L 29/78 371
, H01L 21/76 L
, H01L 29/78 301 R
